PPGCC - Programa de Pós-graduação em Ciência da Computação

URI permanente desta comunidadehttp://www.hml.repositorio.ufop.br/handle/123456789/596

Navegar

Filtros

20181

Configurações

Autor: search.filters.author.Guimarães, Rodolfo Labiapari MansurAssunto: search.filters.subject.Computadores - equipamento de entrada e saída

Resultados da Pesquisa

Agora exibindo 1 - 1 de 1
  • Nenhuma Miniatura Disponível
    Item
    Uma abordagem de particionamento hardware e software para design de wearables em hardware reconfigurável.
    (2018) Guimarães, Rodolfo Labiapari Mansur; Oliveira, Ricardo Augusto Rabelo; Oliveira, Ricardo Augusto Rabelo; Silva Júnior, Diógenes Cecílio da; Nacif, José Augusto Miranda
    As tecnologias em microeletrônica, sensores e comunicação móvel têm sido constantemente melhoradas a medida que a informação torna-se mais necessária. Tornam-se um estímulo para o desenvolvimento de sistemas computacionais inteligentes e conectados como sistemas embarcados, IoTs ou wearables, visto pelo rápido desenvolvimento desses para o mercado. Tais dispositivos utilizam vários sensores e necessitam de um servi co autônomo, o que implica numa grande demanda de desempenho somado com o baixo consumo de energia. Entretanto ainda com a dificuldade de satisfazer os requisitos de aumento de desempenho e redução de consumo energético das várias aplicações autônomas modernas. Análise de desempenho no uso de FPGA com particionamento em hardware para sistemas embarcados têm sido fortemente abordada pela comunidade acadêmica. Entretanto, não há trabalhos científicos que trabalham o particionamento para sistemas wearable. Esta pesquisa tem como objetivo o aprimoramento de desempenho de dispositivos computacionais wearables em hardwares reconfiguráveis, visando alocação de recursos em hardware e reduzindo o consumo energético, isso utilizando particionamento hardware e software como meio. Os resultados mostram que e possível obter maior desempenho em sistemas wearables utilizando plataforma FPGA apenas com a realocação de algoritmos candidatos em hardware.